IRIS

NAPOLI, ETTORE

NAPOLI, ETTORE  

DIPARTIMENTO DI INGEGNERIA ELETTRICA E TECNOLOGIE DELL'INFORMAZIONE  

Mostra records
Risultati 1 - 20 di 191 (tempo di esecuzione: 0.05 secondi).
Titolo Tipologia Data di pubblicazione Autore(i) File
The Effect of Charge Imbalance on Superjunction Power Devices: An Exact Analytical Solution 1.1 Articolo in rivista 2008 Napoli, Ettore; H., Wang; F., Udrea
Modeling Turn-off Voltage rise in SOI LIGBT 1.1 Articolo in rivista 2006 Napoli, Ettore; V., Pathirana; F., Udrea
An analytical model for the lateral insulated gate bipolar transistor(LIGBT) on thin SOI 1.1 Articolo in rivista 2006 V., Pathirana; Napoli, Ettore; F., Udrea; S., Gamage
Complete Isothermal Model for the Lateral Insulated Gate Bipolar Transistor on SOI technology 4.1 Articoli in Atti di convegno 2005 V., Pathirana; S., Gamage; Napoli, Ettore; F., Udrea
Circuital implementation of deep depletion SOI power devices 4.1 Articoli in Atti di convegno 2006 Napoli, Ettore; F., Udrea
DEEP DEPLETION SOI POWER DEVICES 4.1 Articoli in Atti di convegno 2006 Napoli, Ettore
Substrate deep depletion: an innovative design concept to improve the voltage rating of SOI power devices 4.1 Articoli in Atti di convegno 2006 Napoli, Ettore; F., Udrea
Modeling Turn-off Voltage rise in SOI LIGBT 4.1 Articoli in Atti di convegno 2005 Napoli, Ettore; V., Pathirana; F., Udrea
A compact model for thin SOI LIGBTs: description, experimental verification and system application 4.1 Articoli in Atti di convegno 2005 Napoli, Ettore; V., Pathirana; F., Udrea; G., Bonnet; T., Trajkovic; G., Amaratunga
High-speed Direct Digital Frequency Synthesizers in 0.25-um CMOS 4.1 Articoli in Atti di convegno 2004 Strollo, ANTONIO GIUSEPPE MARIA; DE CARO, Davide; Napoli, Ettore; Petra, Nicola
Duration of the High Breakdown Voltage Phase in Deep Depletion SOI LDMOS 1.1 Articolo in rivista 2007 Napoli, Ettore
Substrate Engineering for Improved Transient Breakdown Voltage in SOI Lateral Power MOS 1.1 Articolo in rivista 2006 Napoli, Ettore; F., Udrea
ACCURATE PHYSICAL MODEL FOR THE LATERAL IGBT IN SILICON ON INSULATOR TECHNOLOGY 4.1 Articoli in Atti di convegno 2005 Napoli, Ettore; V., Pathirana; F., Udrea
One dimensional model for the duration of the high breakdown phase in deep depletion power devices 4.1 Articoli in Atti di convegno 2007 Napoli, Ettore
Physics, limits and application of the newly proposed deep depletion SOI power devices 4.1 Articoli in Atti di convegno 2006 Napoli, Ettore; F., Udrea
PiN diode optimal design using local lifetime control 1.1 Articolo in rivista 1999 Napoli, Ettore; Strollo, ANTONIO GIUSEPPE MARIA; Spirito, Paolo
Breakdown Voltage for Superjunction Power Devices With Charge Imbalance: An Analytical Model Valid for Both Punch Through and Non Punch Through Devices 1.1 Articolo in rivista 2009 H., Wang; Napoli, Ettore; F., Udrea
On the design and the efficiency of coupled step-up dc-dc converters 4.1 Articoli in Atti di convegno 2010 Coppola, Marino; Lauria, Davide; Napoli, Ettore
Design of Fixed-Width Multipliers with Linear Compensation Function 1.1 Articolo in rivista 2011 Petra, Nicola; DE CARO, Davide; Garofalo, Valeria; Napoli, Ettore; Strollo, ANTONIO GIUSEPPE MARIA
VLSI Design of a (255,239) Reed-Solomon Decoder 4.1 Articoli in Atti di convegno 2003 Strollo, ANTONIO GIUSEPPE MARIA; N., Petra; DE CARO, Davide; Napoli, Ettore