Scheduling-aware interconnect synthesis for FPGA-based Multi-Processor Systems-on-Chip / Fusella, Edoardo; Cilardo, Alessandro; Mazzeo, Antonino. - (2015), pp. 1-2. (Intervento presentato al convegno 25th International Conference on Field Programmable Logic and Applications, FPL 2015 tenutosi a Imperial College, gbr nel 2015) [10.1109/FPL.2015.7293989].
Scheduling-aware interconnect synthesis for FPGA-based Multi-Processor Systems-on-Chip
FUSELLA, EDOARDO;CILARDO, Alessandro;MAZZEO, ANTONINO
2015
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
