Logic gates and memory elements design and simulation using PMOS organic transistor / Branchini, P., Fabbh, A., Riondino, D., Mariucci, L., Rapisarda, M., Valletta, A., Aloisio, A., Di Capua, F.. - (2017), pp. 2097-2101. (26th IEEE International Symposium on Industrial Electronics, ISIE 2017 Edinburgh International Conference Centre, gbr 2017) [10.1109/ISIE.2017.8001580].
Logic gates and memory elements design and simulation using PMOS organic transistor
Rapisarda, M.;Aloisio, A.;Di Capua, F.
2017
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
