Variable-latency signed addition on FPGAs / Cilardo, Alessandro. - (2015), pp. 1-6. ( 25th International Conference on Field Programmable Logic and Applications, FPL 2015 Imperial College, gbr 2015) [10.1109/FPL.2015.7293957].

Variable-latency signed addition on FPGAs

CILARDO, Alessandro
2015

2015
9780993428005
9780993428005
Variable-latency signed addition on FPGAs / Cilardo, Alessandro. - (2015), pp. 1-6. ( 25th International Conference on Field Programmable Logic and Applications, FPL 2015 Imperial College, gbr 2015) [10.1109/FPL.2015.7293957].
File in questo prodotto:
Non ci sono file associati a questo prodotto.

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11588/660036
Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus 7
  • ???jsp.display-item.citation.isi??? 0
social impact