IRIS

Shuffled Serial Adder: An Area-Latency Effective Serial Adder / Saggese, G. P.; Strollo, ANTONIO GIUSEPPE MARIA; Mazzocca, Nicola; DE CARO, Davide. - STAMPA. - (2002), pp. 607-610. (Intervento presentato al convegno The 9th IEEE Int. Conf. on Electronics Circuits and Systems (ICECS 2002) tenutosi a Dubrovnik nel Sept. 2002) [10.1109/ICECS.2002.1046242].

Shuffled Serial Adder: An Area-Latency Effective Serial Adder

STROLLO, ANTONIO GIUSEPPE MARIA;MAZZOCCA, NICOLA;DE CARO, Davide
2002
2002
0780375963
Shuffled Serial Adder: An Area-Latency Effective Serial Adder / Saggese, G. P.; Strollo, ANTONIO GIUSEPPE MARIA; Mazzocca, Nicola; DE CARO, Davide. - STAMPA. - (2002), pp. 607-610. (Intervento presentato al convegno The 9th IEEE Int. Conf. on Electronics Circuits and Systems (ICECS 2002) tenutosi a Dubrovnik nel Sept. 2002) [10.1109/ICECS.2002.1046242].
4.1 Articoli in Atti di convegno
File in questo prodotto:
Non ci sono file associati a questo prodotto.

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11588/183211
Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus 0
  • ???jsp.display-item.citation.isi??? 0
social impact