IRIS

Sfoglia per Autore  

Opzioni
Mostrati risultati da 1 a 20 di 117
Titolo Tipologia Data di pubblicazione Autore(i) File
A Pluggable Vector Unit for RISC-V Vector Extension 4.1 Articoli in Atti di convegno 2022 Maisto, V.; Cilardo, A.
Virtualization Over Multiprocessor Systems-on-Chip: An Enabling Paradigm for the Industrial Internet of Things 1.1 Articolo in rivista 2022 Cilardo, Alessandro; Cinque, Marcello; DE SIMONE, Luigi; Mazzocca, Nicola
A Proposal for FPGA-Accelerated Deep Learning Ensembles in MPSoC Platforms Applied to Malware Detection 4.1 Articoli in Atti di convegno 2022 Cilardo, A.; Maisto, V.; Mazzocca, N.; Rocco di Torrepadula, F.
Flexible privilege management for microcontroller-class RISC-V cores 1.1 Articolo in rivista 2022 Cilardo, A.; Mercogliano, S.
The Italian research on HPC key technologies across EuroHPC 4.1 Articoli in Atti di convegno 2021 Aldinucci, M.; Agosta, G.; Andreini, A.; Ardagna, C. A.; Bartolini, A.; Cilardo, A.; Cosenza, B.; Danelutto, M.; Esposito, R.; Fornaciari, W.; Giorgi, R.; Lengani, D.; Montella, R.; Olivieri, M.; Saponara, S.; Simoni, D.; Torquati, M.
Evaluation of HPC acceleration and interconnect technologies for high-throughput data acquisition 1.1 Articolo in rivista 2021 Cilardo, A.
Memory Encryption Support for an FPGA-based RISC-V Implementation 4.1 Articoli in Atti di convegno 2021 Cilardo, A.
SPHERE: A Multi-SoC Architecture for Next-Generation Cyber-Physical Systems Based on Heterogeneous Platforms 1.1 Articolo in rivista 2021 Cilardo, Alessandro; Mazzocca, Nicola; Mazzeo, Antonino
FPGA-based real-time monitoring support for CAN applications 4.1 Articoli in Atti di convegno 2021 Cilardo, A.; Mercogliano, S.
A configurable implementation of the SHA-256 hash function 4.1 Articoli in Atti di convegno 2020 Martino, Raffaele; Cilardo, Alessandro
SHA-2 acceleration meeting the needs of emerging applications: A comparative survey 1.1 Articolo in rivista 2020 Martino, Raffaele; Cilardo, Alessandro
The RECIPE approach to challenges in deeply heterogeneous high performance systems 1.1 Articolo in rivista 2020 Agosta, Giovanni; Fornaciari, William; Atienza, David; Canal, Ramon; Cilardo, Alessandro; Cardo, José Flich; Luz, Carles Hernandez; Kulczewski, Michal; Massari, Giuseppe; Gavilá, Rafael Tornero
Evaluating Reconfigurable Hardware for Accelerating Industrial CT 4.1 Articoli in Atti di convegno 2020 Cilardo, Alessandro
Designing a SHA-256 processor for blockchain-based IoT applications 1.1 Articolo in rivista 2020 Martino, Raffaele; Cilardo, Alessandro
Predictive reliability and fault management in exascale systems: State of the art and perspectives 1.1 Articolo in rivista 2020 Canal, Ramon; Hernandez, Carles; Tornero, Rafa; Cilardo, Alessandro; Massari, Giuseppe; Reghenzani, Federico; Fornaciari, William; Zapater, Marina; Atienza, David; Oleksiak, Ariel
Hardware support for thread synchronisation in an experimental manycore system 1.1 Articolo in rivista 2020 Cilardo, Alessandro; Gagliardi, Mirko; Passaretti, Daniele
Challenges in deeply heterogeneous high performance systems 4.1 Articoli in Atti di convegno 2019 Agosta, Giovanni; Fornaciari, William; Atienza, David; Canal, Ramon; Cilardo, Alessandro; Flich, Jose; Luz, Carles Hernandez; Kulczewski, Michal; Massari, Giuseppe; Gavilá, Rafael Tornero
Lightweight hardware support for selective coherence in heterogeneous manycore accelerators 4.1 Articoli in Atti di convegno 2019 Cilardo, Alessandro; Gagliardi, Mirko; Scotti, Vincenzo
A Flexible Framework for Exploring, Evaluating, and Comparing SHA-2 Designs 1.1 Articolo in rivista 2019 Martino, Raffaele; Cilardo, Alessandro
Improving Deep Learning with a customizable GPU-like FPGA-based accelerator 4.1 Articoli in Atti di convegno 2018 Gagliardi, Mirko; Fusella, E.; Cilardo, A.
Mostrati risultati da 1 a 20 di 117
Legenda icone

  •  file ad accesso aperto
  •  file disponibili sulla rete interna
  •  file disponibili agli utenti autorizzati
  •  file disponibili solo agli amministratori
  •  file sotto embargo
  •  nessun file disponibile